计算机学科专业基础2023 真题档案

若机器 M 的主频为 1.5GHz，在 M 上执行程序 P 的指令条数为 5×10⁵，P 的平均 CPI 为 1.2，则 P 在 M 上的指令执行速度和用户 CPU 时间分别为（ ）。

A. 0.8GIPS, 0.4ms
B. 0.8GIPS, 0.4μs
C. 1.25GIPS, 0.4ms
D. 1.25GIPS, 0.4μs

若 short 型变量 x = -8190，则 x 的机器数是（ ）。

A. E002H
B. E001H
C. 9FFFH
D. 9FFEH

已知 float 型变量用 IEEE 754 单精度浮点数格式表示，若 float 型变量 x 的机器数为 8020 0000H，则 x 的值是（ ）。

A. -2^-128
B. -1.01×2^-127
C. -1.01×2^-126
D. 非数（NaN）

某计算机的 CPU 有 30 根地址线，按字节编址，CPU 和主存芯片连接时，要求主存芯片占满所有可能的存储地址空间，并且 RAM 区和 ROM 区所分配的空间大小比是 3:1。若 RAM 在连续低地址区，ROM 在连续高地址区，则 ROM 的地址范围是（ ）。

A. 0000 0000H～0FFF FFFFH
B. 1000 0000H～2FFF FFFFH
C. 3000 0000H～3FFF FFFFH
D. 4000 0000H～4FFF FFFFH

已知 x, y 为 int 类型，当 x = 100, y = 200 时，执行“x 减 y”指令得到的溢出标志 OF 和借位标志 CF 分别为 0, 1，那么当 x = 10, y = -20 时，执行该指令得到的 OF 和 CF 分别为（ ）。

A. OF = 0, CF = 0
B. OF = 0, CF = 1
C. OF = 1, CF = 0
D. OF = 1, CF = 1

某运算类指令中有一个地址码为通用寄存器编号，对应通用寄存器中存放的是操作数或操作数的地址，CPU 区分两者的依据是（ ）。

A. 操作数的寻址方式
B. 操作数的编码方式
C. 通用寄存器的编号
D. 通用寄存器的内容

数据通路由组合逻辑元件（操作元件）和时序逻辑元件（状态元件）组成。下列给出的元件中，属于操作元件的是（ ）。

I. 算术逻辑部件（ALU）
II. 程序计数器（PC）
III. 通用寄存器组（GPRs）
IV. 多路选择器（MUX）

A. 仅I、II
B. 仅I、IV
C. 仅II、III
D. 仅I、II、IV

在采用“取指、译码/取数、执行、访存、写回”5段流水线的 RISC 处理器中，执行如下指令序列（第一列为指令序号），其中 s0, s1, s2, s3 和 t2 表示寄存器编号。

I1      add    s2, s1, s0    // R[s2]←R[s1] + R[s0]
I2      load   s3, 0(s2)    // R[s3]←M[R[s2] + 0]
I3      beq    t2, s3, L1   // if R[t2] = R[s3] jump to L1
I4      addi   t2, t2, 20   // R[t2]←R[t2] + 20
I5  L1: ……

若采用转发（旁路）技术处理数据冒险，采用硬件阻塞方式处理控制冒险，则在指令 I1～I4 执行过程中，发生流水线阻塞的指令有（ ）。

A. 仅I3
B. 仅I2、I4
C. 仅I3、I4
D. 仅I2、I3、I4

某存储器总线宽度为 64 位，总线时钟频率为 1GHz，在总线上传输一个数据或地址需要一个时钟周期，不支持突发传送方式。若通过该总线连接 CPU 和主存，主存每次准备一个 64 位数据需要 6ns，主存块大小为 32B，则读取一个主存块需要的时间是（ ）。

A. 8ns
B. 11ns
C. 26ns
D. 32ns

下列关于硬件和异常/中断关系的叙述中，错误的是（ ）。

A. CPU 在执行一条指令过程中检测异常事件
B. CPU 在执行完一条指令时检测中断请求信号
C. 开中断时 CPU 检测到中断请求后就进行中断响应
D. 外部设备通过中断控制器向 CPU 发中断结束信号

下列关于 I/O 控制方式的叙述中，错误的是（ ）。

A. 查询方式下，通过 CPU 执行查询程序进行 I/O 操作
B. 中断方式下，通过 CPU 执行中断服务程序进行 I/O 操作
C. DMA 方式下，通过 CPU 执行 DMA 传送程序进行 I/O 操作
D. 对于 SSD、网络适配器等高速设备，采用 DMA 方式输入/输出

已知计算机 M 字长为 32 位，按字节编址，采用请求调页策略的虚拟存储管理方式，虚拟地址为 32 位，页大小为 4 KB；数据 Cache 采用 4 路组相联映射方式，数据区大小为 8KB，主存块大小为 32B。现有 C 语言程序段如下：

int a[24][64];
/* …… */
for (i = 0; i < 24; i++)
    for (j = 0; j < 64; j++)
        a[i][j] = 10;

已知二维数组 a 按行优先存放，在虚拟地址空间中分配的起始地址为 0042 2000H，sizeof(int) = 4，假定在 M 上执行上述程序段之前数组 a 不在主存，且在该程序段执行过程中不会发生页面置换。请回答下列问题。
1）数组 a 分布在几个页面中？对于数组 a 的访问，会发生几次缺页异常？页故障地址各是什么？
2）不考虑变量 i 和 j，该程序段的数据访问是否具有时间局部性？为什么？
3）计算机 M 的虚拟地址（A31～A0）中哪几位用作块内地址？哪几位用作 Cache 组号？a[1][0]的虚拟地址是多少？其所在主存块对应的 Cache 组号是多少？
4）数组 a 占用多少主存块？假设上述程序段执行过程中数组 a 的访问不会和其他数据发生 Cache 访问冲突，则数组 a 的 Cache 命中率是多少？若将循环中 i 和 j 的次序按如下方式调换：

for (j = 0; j < 64; j++)
    for (i = 0; i < 24; i++)
        a[i][j] = 10;

则数组 a 的 Cache 命中率又是多少？

题 43 中的 C 程序段在计算机 M 上的部分机器级代码如下，每个机器级代码行中依次包含指令序号、虚拟地址、机器指令和汇编指令。

请回答下列问题。
1）第 20 条指令的虚拟地址是多少？
2）已知第 2 条 jmp 和第 7 条 jge 都是跳转指令，其操作码分别是 EBH 和 7DH，跳转目标地址分别为 0040 1084H、0040 10BCH，这两条指令都采用什么寻址方式？给出第 2 条指令 jmp 的跳转目标地址计算过程。
3）已知第 19 条 mov 指令的功能为 “a[i][j]←10”，其中 ecx 和 edx 为寄存器名，0042 2000H 是数组 a 的首地址，指令中原操作数采用什么寻址方式？已知 edx 中存放的是变量 j，ecx 中存放的是什么？根据该指令的机器码判断计算机 M 采用的是大端还是小端方式。
4）第一次执行第 19 条指令时，取指令过程中是否会发生缺页异常？为什么？