组成原理
2012-43
假定某计算机的 CPU 主频为 80MHz,CPI 为 4,平均每条指令访存 1.5 次,主存与 Cache 之间交换的块大小为 16B,Cache 的命中率为 99%,存储器总线宽度为 32 位。请回答下列问题。
1)该计算机的 MIPS 数是多少?平均每秒 Cache 缺失的次数是多少?在不考虑 DMA 传送的情况下,主存带宽至少达到多少才能满足 CPU 的访存要求?
2)假定在 Cache 缺失的情况下访问主存时,存在 0.0005% 的缺页率,则 CPU 平均每秒产生多少次缺页异常?若页面大小为 4KB,每次缺页都需要访问磁盘,访问磁盘时 DMA 传送采用周期挪用方式,磁盘 I/O 接口的数据缓冲寄存器为 32 位,则磁盘 I/O 接口平均每秒发出的 DMA 请求次数至少是多少?
3)CPU 和 DMA 控制器同时要求使用存储器总线时,哪个优先级更高?为什么?
4)为了提高性能,主存采用四体低位交叉存储模式,工作时每 1/4 个存储周期启动一个体。若每个体的存储周期为 50ns,则该主存能提供的最大带宽是多少?
答案
(1)MIPS数为20;平均每秒Cache缺失次数为300,000次;主存带宽至少为4.8MB/s。
(2)CPU平均每秒产生缺页异常1.5次;磁盘I/O接口平均每秒发出DMA请求次数至少为1536次。
(3)DMA控制器优先级更高;因为DMA请求若得不到及时响应,I/O传输数据可能会丢失。
(4)主存能提供的最大带宽为320MB/s。